半導体熱抵抗合成 計算ツール｜Rth(j-c)+(c-s)+(s-a)と最大許容損失・冷却設計判断

計算式と単位系

合成熱抵抗(直列合成)

Rth(j-a) = Rth(j-c) + Rth(c-s) + Rth(s-a) （℃/W または K/W）

3要素の直列合成で、電気回路の直列抵抗と同じ考え方です。単位はいずれも ℃/W(=K/W)。合計値のうち最大要素がボトルネックとなり、冷却改善の優先度もそこから決まります。並列冷却(両面冷却)の場合は電気回路の並列抵抗と同様に計算します。

最大許容損失

P_max = (Tj_max − Ta) / Rth(j-a)

接合温度上限(Si 150℃, SiC 175-200℃, GaN 150-175℃)と周囲温度Taの差を、合成熱抵抗で割るとデバイスに許される最大損失が求まります。実運用ではこの70-80%を上限とするのが安全設計の慣習です。

実運用時の接合温度予測

Tj = Ta + P_loss × Rth(j-a)

実際の損失P_lossから接合温度が予測できます。損失計算はスイッチング損失ツールを参照。

3要素の物理的意味

熱抵抗合成の3要素は、それぞれ物理的にまったく異なる熱伝達現象です。

Rth(j-c) デバイス別目安

Rth(c-s) 絶縁材/TIM別目安

ケースとヒートシンクの間には、絶縁と熱伝導を両立させるTIM(サーマルインターフェイスマテリアル)を挟みます。素材選定でRth(c-s)は大きく変わります。

Rth(s-a) ヒートシンク・冷却方式別目安

過渡熱抵抗 Zth(j-c)

定常状態の熱抵抗Rthに対し、短パルス動作では過渡熱抵抗Zth(j-c)を用います。パルス幅1msでは Zth ≈ Rthの1/3〜1/10まで下がり、短時間の高負荷(モータ始動時のインラッシュ電流等)に対応可能。データシートには通常「単発パルス熱インピーダンス曲線」が掲載されています。

Tj_peak = Ta + P_pulse × Zth(j-c, tpulse) + P_avg × Rth(j-a)

連続損失P_avgによる定常温度上昇に、パルス損失P_pulseによる過渡温度上昇を重ね合わせます。

パルス幅別 Zth(j-c) の目安(TO-247の典型例)

短パルス動作(モータ始動・短絡保護・スパイク電流)では過渡熱抵抗を活用することで、実効損失を大きく削減した設計が可能です。逆に、定常Rth前提の設計は過大冷却系となりコストUP要因となります。

次世代冷却技術の動向

SiC/GaNの高熱流束密度化(>300 W/cm²)に対応するため、従来型フィン+空冷を超える次世代冷却技術が急速に商用化しています。

データセンター分野では2020年代後半に浸漬冷却が主流化する予測もあり、Rth(s-a) 0.01℃/W以下の超低熱抵抗設計が現実的な選択肢となりつつあります。

業界・現場での使い方

ケーススタディ:冷却設計例

ケース1:EV車載インバータSiC 4kW損失

Rth(j-c) 0.15℃/W(SiCモジュール6個並列合成0.025)、Rth(c-s) 0.02℃/W(液体金属TIM)、Rth(s-a) 0.008℃/W(両面水冷1.5L/min)。合計Rth(j-a) 0.053℃/W。Ta 65℃(車内)条件でTj = 65 + 4000×0.053 = 277℃と過熱→水冷強化 or 並列数増設が必要。実際は8並列化+3L/min水冷でTj 145℃達成。

ケース2:太陽光PCS 30kW SiC・空冷

Rth(j-c) 0.5℃/W×6個並列 = 0.083℃/W、Rth(c-s) 0.1℃/W、Rth(s-a) 0.2℃/W(強制空冷大型ヒートシンク)。合計0.38℃/W。損失410W時Tj = 55 + 410×0.38 = 211℃ → 過熱、ヒートパイプ複合Rth(s-a) 0.1℃/Wに強化してTj 150℃達成。

ケース3:USB-PD GaN 38W損失

Rth(j-c) 4℃/W(GaN小型PKG)、Rth(c-s) 1℃/W(グリス)、Rth(s-a) 15℃/W(PCB放熱)。合計20℃/W。Ta 40℃で1デバイス9.35W負担ならTj = 40 + 9.35×20 = 227℃→過熱。銅箔厚2oz化+ヒートシンク小型追加でRth(s-a) 5℃/W達成、Tj 130℃で運転可能に。

よくある間違い・注意点

• グリスの塗り過剰 — 厚膜化で熱抵抗が増加します。TO-220で理想は10-30μm、ヘラで均一塗布後、規定トルク(通常0.5-1Nm)で締付けると余剰分が押し出され最薄化されます。過剰グリスは絶縁不良の原因にもなります。
• ヒートシンクの過剰選定 — フィン面積4倍にしてもRth(s-a)は半分程度にしか下がりません。費用対効果が悪く、風路設計・強制空冷検討のほうが有効な場合が多いです。
• Tj_maxをフル活用 — Si-150℃、SiC-175℃をそのまま設計上限にすると信頼性寿命が短縮。パワーサイクル寿命はΔTjに強く依存(通常ΔTjの4-5乗に反比例)、常用125℃以下推奨。
• Rth(c-s)を過小評価 — 手締めTO-220で規定押付力の1/3しか出ておらず、Rth(c-s)が2-3倍悪化する例あり。トルクレンチ使用と定期増締めが重要です。
• 定常Rthのみで過渡評価 — モータ始動時・短絡時等の過渡負荷では、過渡熱抵抗Zth(j-c)を使用しないと過大冷却設計となります。
• 周囲温度Taの想定不足 — 屋外PCSでは筐体内温度が外気+20-30℃、車載では+40-60℃になる場合もあり、実測ベースの設計が必要です。
• 放熱経路の重複計算 — 両面冷却・並列パス配置では並列合成の考慮が必要。単純直列で計算すると過大な熱抵抗となります。
• 環境条件の季節変動を無視 — 屋外PCSでは夏冬でTa差50-60℃。設計は最悪条件(夏の炎天下+定格運転)ベースで実施し、冬季は余裕率が上がる想定で判断します。
• 冷却系メンテナンスを考慮しない — フィン汚れ・グリス劣化・ファン故障で経年劣化。設計マージン+定期メンテナンス計画が寿命維持の要です。

関連する規格・法規

• JEDEC JESD51-1〜14 ― 半導体パッケージの熱抵抗測定方法シリーズ。国際的な標準測定手順を規定。
• JEDEC JESD24-13 ― IGBTの熱測定方法。
• ISO 7345 ― 熱絶縁性能・物理量測定の基本規格。
• JEDEC JESD51-14 ― Transient Dual Interface Measurement Method for Rth(j-c)。TDIM法として広く採用。
• JIS C 60747-15 ― 半導体パワーモジュール絶縁性能・熱特性の要求事項。
• IEC 60747-9 ― IGBTの電気的特性・試験方法(熱抵抗を含む)。
• MIL-STD-750 ― 米国防省規格。過酷環境用半導体の試験方法規定。
• AEC-Q101 ― 車載用ディスクリート半導体の信頼性規格。パワーサイクル・熱サイクル試験を規定。
• JIS E 5006 ― 鉄道車両用電力変換装置の一般要件。
• JIS C 8965 ― 太陽光PCSの温度特性・過負荷試験。

参考文献・公的資料

• JEDEC JESD51 Series ― パッケージ熱抵抗測定規格。JESD51-1〜14の一次資料。
• 産業技術総合研究所(AIST) ― パワエレ研究センター、パワー半導体・熱設計研究。
• NEDO(新エネルギー・産業技術総合開発機構) ― パワエレ・冷却技術開発プロジェクト。
• 日本産業標準調査会(JISC) ― JIS C 60747・JIS E 5006等の日本国内規格。
• IEC(国際電気標準会議) ― IEC 60747-9・15等の公式ストア。
• Automotive Electronics Council (AEC) ― AEC-Q101等車載信頼性規格の公式資料。
• 経済産業省 パワーエレクトロニクス政策 ― 次世代パワー半導体の国家戦略。
• IEEE Xplore Digital Library ― IEEE Trans. Components, Packaging等の学術資料。
• 電気学会 ― 半導体電力変換研究会等パワエレ関連の学会。

よくある質問（FAQ）

関連計算ツール