計算ツールズ
シート抵抗抵抗率半導体PCBITO四端子法

シート抵抗・体積抵抗率

体積抵抗率ρ・膜厚tからシート抵抗Rs(=ρ/t)を即算出。
指定面積(縦×横)での実際の抵抗値、温度補正後の値、金属配線/半導体拡散層/ITO透明電極/ポリシリコンの分類、JIS K 7194/ASTM F76準拠の四端子法測定原理まで一括で確認できる薄膜デバイス向けツール。半導体ファブ・PCB設計・液晶パネル・フレキシブルエレクトロニクス・R&D現場で使えます。

最終更新：2026-07-29／監修：計算ツールズ編集部

シート抵抗・体積抵抗率ツール

基本式

シート抵抗 Rs = ρ / t 　単位：Ω/□(Ω per square)

配線抵抗 R = Rs × (L / W) = ρ × L / (W × t)

シート抵抗(Sheet Resistance)Rsは、薄膜が正方形形状であれば辺の長さに依存しない正規化された抵抗指標です。任意の正方形パターンなら「1辺=100μmでも1mmでも1cmでも同じ抵抗値」となり、これがsheet resistanceの「per square(□)」という単位の由来です。単位は形式上「Ω/□」ですが、実際の物理次元は単なるΩ(オーム)であり、無次元の"□"を付けることで面抵抗であることを明示しています。

体積抵抗率ρ(Volume Resistivity)は3次元物質の固有物性値で、単位はΩ・cmまたはΩ・m。同じ材料でも膜厚tが薄くなればRs=ρ/tでシート抵抗は大きくなり、微細化・薄膜化が進む現代半導体ではRs増加による配線遅延(RC遅延)がプロセス性能の大きな制約となっています。銅ダマシン工法・低誘電率(low-k)層間絶縁膜の採用が45nm以降のCMOS技術の柱となっているのは、まさにこの「Rs最小化」の追求からです。

材料別 体積抵抗率(20℃)

材料ρ(Ω・cm)Rs @1μm膜厚用途
銀(Ag)1.59×10⁻⁶0.016 Ω/□MLCC電極・鏡膜
銅(Cu)1.68×10⁻⁶0.017 Ω/□PCB・LSI配線
金(Au)2.21×10⁻⁶0.022 Ω/□ボンディング・接点
アルミニウム(Al)2.65×10⁻⁶0.027 Ω/□旧世代LSI配線
タングステン(W)5.28×10⁻⁶0.053 Ω/□コンタクトプラグ
チタン(Ti)4.20×10⁻⁵0.42 Ω/□バリアメタル
ITO(In₂O₃-SnO₂)1-3×10⁻⁴10-30 Ω/□液晶・OLED透明電極
ポリシリコン(p⁺)10⁻³ - 10⁻²10-100 Ω/□MOSゲート
拡散層(n⁺/p⁺)10⁻³ - 10⁻²50-500 Ω/□ソース/ドレイン
ウェル層(n/p)10⁻¹ - 11k-10k Ω/□基板分離
SiO₂(絶縁体)10¹⁴以上10¹⁸以上 Ω/□絶縁層

温度係数(金属導体, 20℃基準)

材料α(1/℃)100℃時抵抗率
銅0.003931.68×(1+0.393)=2.34×10⁻⁶
アルミ0.004292.65×(1+0.429)=3.79×10⁻⁶
タングステン0.00455.28×(1+0.45)=7.66×10⁻⁶

シート抵抗・体積抵抗率の詳しい解説

シート抵抗Rsは薄膜・面状導体の抵抗特性を表す半導体プロセス・PCB設計・透明電極開発の基本指標です。定義式Rs=ρ/tから、体積抵抗率ρ(材料固有値)と膜厚t(プロセス制御値)の比で決まり、薄膜化・微細化ほどRsは大きくなります。同一材料でも1μm膜厚と0.1μm膜厚では10倍のRs差、100nm→10nmでは100倍。この特性が微細化と配線抵抗のトレードオフとして半導体スケーリングの中心課題となってきました。

単位「Ω/□(Ω per square)」の物理的意味は、正方形パターンにおける対辺間の抵抗です。1mm×1mmでも1cm×1cmでも「1つの正方形」なら同じ抵抗値を示すのが特徴で、これは配線長Lと幅Wが比例して増減するため相殺されるからです。任意形状の配線抵抗R=Rs×(L/W)で計算でき、L/Wを「正方形数(number of squares)」と呼びます。PCB設計・LSIレイアウト・パターン抵抗計算のすべての基礎となる考え方です。

四端子法(4-point probe, 4PP)はシート抵抗測定の標準法で、JIS K 7194・ASTM F76・SEMI MF84として国際的に規格化されています。等間隔4本のプローブを試料表面に接触させ、外側2本から電流Iを流し、内側2本で電圧Vを読み取ります。プローブ間隔s、シート抵抗Rs=(π/ln2)×(V/I)≒4.532×(V/I)の関係式で算出。接触抵抗の影響を排除できるため、極めて低いRs(0.001Ω/□台)でも正確に測定できます。半導体ファブ・液晶ライン・PCB検査でルーチン測定される標準手法です。

半導体プロセスでは拡散層(源/ドレイン)のシート抵抗がデバイス性能の重要指標です。イオン注入量(ドーズ量)・活性化アニール温度で数十Ω/□から数千Ω/□までコントロールし、トランジスタのON抵抗・スイッチング速度に直結します。ソース/ドレイン抵抗が低いほど高速動作可能な反面、接合容量・リーク電流の増加とトレードオフとなるため、Rs最適化はプロセス設計の中核作業です。65nm以降ではNi/Coシリサイド(サリサイド)でRsを50Ω/□以下に低減する技術が定着しました。

液晶・OLED分野ではITO(酸化インジウムスズ)透明電極のRsが表示品質を決めます。1μm膜厚で10-30Ω/□が標準で、大型パネルほどRsを下げる必要があります。65インチ4K液晶ではRs 10Ω/□以下、フレキシブル有機ELではRs 30Ω/□程度が実用ライン。ただしITO膜厚を厚くすると透過率が下がるトレードオフがあり、透明性(Tr>90%)と低Rsを両立する薄膜設計が液晶ドライバの設計者の腕の見せどころです。

温度補正は現場測定で必須の考慮事項です。金属導体の抵抗率はρ(T) = ρ(20℃) × (1 + α × (T-20))という一次関数で近似でき、銅の温度係数αは0.00393/℃。100℃と20℃ではRsが約31%増加するため、精密測定では試料温度を明記します。半導体ではキャリア密度が温度で変化するため、metal(正温度係数)・semiconductor(負温度係数)・superconductor(臨界温度で急変)と挙動が全く異なり、材料同定にも温度依存性が使われます。

業界・現場での使い方

半導体プロセス(FEOL/BEOL)

拡散層・シリサイド・銅配線・ダマシン工法の各層でRs測定によるプロセス制御。イオン注入ドーズ量・活性化アニール温度・膜厚均一性のチェックにRsマップ(ウェハ内49点測定)が標準。ラインQC工程で日次モニタリング。

PCB(プリント基板)設計

Cu箔35μm/70μm/105μmの各仕様でRsから配線抵抗を算出し、電源分配・大電流経路の設計に反映。GaN電源・高電流モータ制御回路では0.01Ω以下の低抵抗配線設計にRsが不可欠。多層板の内層抵抗設計にも活用。

液晶・OLEDパネル

ITO透明電極のRs管理でパネル表示品質を確保。65インチ4K液晶ではRs 10Ω/□以下要求、フレキシブル有機ELではRs 30Ω/□程度がライン。ITO膜厚と透過率のトレードオフを設計します。

タッチパネル・フレキシブル電子

透明電極(ITO/銀ナノワイヤ/PEDOT:PSS)のRs管理でタッチ感度を保証。曲げ耐性試験でRs変化率10%以内が実用要件。ウェアラブル・フォルダブル用のRs保持技術開発が進行中です。

MEMS・センサ製造

薄膜抵抗体・ピエゾ抵抗・ホール素子・サーミスタのRs制御。歪みゲージやAE(音響エミッション)センサでは温度補正込みRsを校正データとして管理します。

大学・研究機関R&D

グラフェン・2D材料・カーボンナノチューブ・有機半導体などの新材料開発でRs測定が性能評価の基本。ホール測定・van der Pauw法と組み合わせてキャリア移動度・キャリア密度を算出します。

ケーススタディ：現場での実務計算

ケース1：Cu薄膜1μm厚のシート抵抗

  • 体積抵抗率ρ = 1.68×10⁻⁶ Ω・cm、膜厚t = 1μm = 1×10⁻⁴ cm
  • Rs = 1.68×10⁻⁶ ÷ 1×10⁻⁴ = 0.0168 Ω/□
  • 10mm×1mmパターンの抵抗:R = 0.0168 × 10 = 0.168 Ω
  • 典型的なPCB内層電源配線の抵抗値

ケース2：ITO透明電極のRs評価

  • ρ = 2×10⁻⁴ Ω・cm、t = 150nm = 1.5×10⁻⁵ cm
  • Rs = 2×10⁻⁴ ÷ 1.5×10⁻⁵ = 13.3 Ω/□
  • 65インチ液晶ドライバ設計の下限ぎりぎり
  • 4K解像度・120Hz駆動なら10Ω/□以下が理想

ケース3：拡散層(n⁺)のプロセス制御

  • ドーズ量2×10¹⁵ cm⁻²、アニール1050℃で活性化率90%
  • 接合深さ0.15μm、シート抵抗目標50Ω/□
  • 四端子法でウェハ49点測定、均一性σ/mean 3%以内
  • NG時はドーズ量・アニール条件を再調整

ケース4：フレキシブル銀ナノワイヤ電極

  • 目標Rs 20Ω/□、透過率90%以上
  • ワイヤ径40nm、密度0.15g/m²で初期Rs 18Ω/□達成
  • 1万回曲げ耐性試験でRs 22Ω/□(変化率22%)
  • 耐久要件Rs変化率10%を満たすため添加剤処方を最適化

ケース5：温度上昇時の抵抗値変化

  • Cu配線 Rs=0.017Ω/□ at 20℃
  • 100℃でRs=0.017×(1+0.00393×80)=0.023Ω/□(36%増加)
  • 高発熱パワー半導体では発熱→抵抗増→更なる発熱の熱暴走懸念
  • 放熱設計と併せて温度上昇量を制御

よくある間違い・注意点

  • 体積抵抗率のみで判断 — 材料のρが低くても薄膜化するとRsは急激に大きくなる。デバイス設計は必ずRs(=ρ/t)ベースで議論し、単位面積の抵抗として捉える。
  • 温度補正忘れ — 20℃基準ρを100℃での動作でそのまま使うと30%以上の誤差。金属は正温度係数、半導体はキャリア密度変化で複雑。動作温度でのRs評価が必須。
  • 単位換算ミス(Ω・cm vs Ω・m) — Ω・m = Ω・cm × 0.01、SI単位系の論文引用時に100倍のオーダーミスが頻発。膜厚μmとcmの換算(1μm=10⁻⁴cm)も要注意。
  • プローブ間隔・厚膜補正忘れ — 四端子法は膜厚がプローブ間隔の40%以下で理想公式Rs=4.532×V/Iが成立。厚膜・小サイズ試料では補正係数が必要。JIS K 7194の補正表を確認。
  • 接触抵抗を無視した2端子測定 — 低Rs材料(0.01Ω/□台)を2端子測定するとプローブ接触抵抗(1-10Ω)が支配的でRs測定不能。必ず4端子法を使うのが原則。
  • 膜厚測定の精度不足 — Rs=ρ/tなので膜厚10%誤差がρ算出に10%誤差として直結。段差計・XRF・分光エリプソメトリで正確に測定する。

関連する規格・法規・技術基準

  • JIS K 7194 — 導電性プラスチックの4探針法によるシート抵抗率試験方法。国内標準。
  • ASTM F76 — Standard Test Methods for Measuring Resistivity and Hall Coefficient. 半導体標準試験法。
  • ASTM F84 — Standard Test Method for Measuring Resistivity of Silicon Wafers. シリコンウェハ試験法。
  • SEMI MF84・MF1529 — 半導体シート抵抗測定の国際標準。ウェハファブ準拠。
  • IEC 60093/JIS C 2139 — 絶縁体の体積抵抗率・表面抵抗率測定法。PCB絶縁層評価。
  • IPC-6012/6013/A-600 — プリント配線板の設計・製造基準。Rs要件を含む信号品質規格。
  • SEMI PV52 — 太陽電池シリコンウェハのシート抵抗均一性ガイドライン。

※本ツールは公的基準に基づく参考計算です。実際の測定・製品検査・材料選定は最新の規格・測定機器仕様および材料メーカー技術資料に従ってください。半導体・電子部品の高信頼性が求められる用途では、認定校正済みの4端子測定システムでの実測を推奨します。

よくある質問（FAQ）

Cu 1μm厚のシート抵抗は?

約0.017 Ω/□。ρ(Cu)=1.68×10⁻⁶ Ω・cm、膜厚1μm=1×10⁻⁴ cm、Rs=ρ/t=0.0168 Ω/□。PCB電源配線・LSI配線・電磁シールドで代表的な値です。

シート抵抗と体積抵抗率の違いは？

体積抵抗率ρは3次元物質の固有物性値でΩ・cm単位、シート抵抗Rsは薄膜の面抵抗でΩ/□単位。Rs=ρ/tの関係で、同じ材料でも膜厚により変わります。前者は材料設計、後者はデバイス設計で用います。

「Ω/□」の"□"は何を意味する？

Ω/□(Ω per square)の□は「正方形の1辺と対辺の間の抵抗」を意味します。任意サイズの正方形なら同じ抵抗値になる特性を明示するため無次元記号として使用。実際の物理次元は単なるΩ(オーム)です。

四端子法(4PP)測定原理は？

等間隔4本のプローブを試料に接触、外側2本から電流Iを、内側2本で電圧Vを測定。Rs=(π/ln2)×(V/I)≒4.532×(V/I)で算出。接触抵抗の影響を排除できるため、極めて低いRsでも正確に測定できます。半導体・PCB検査の標準法です。

ITO透明電極のRs要求値は？

65インチ4K液晶で10Ω/□以下、モバイル画面で20-50Ω/□、フレキシブル有機ELで30Ω/□程度が実用ライン。透過率90%以上と両立させるため、ITO膜厚・成膜条件・スパッタパワーを緻密に調整します。

半導体拡散層のRsはどう決める？

イオン注入ドーズ量・エネルギー・活性化アニール温度で制御。ソース/ドレイン層で50-500Ω/□、ウェル層で1k-10kΩ/□が代表的なレンジ。四端子法とSIMS(二次イオン質量分析)でドーピングプロファイルを検証します。

温度でRsはどう変わる？

金属導体はρ(T)=ρ(20℃)×(1+α×(T-20))で正の温度係数、Cuでα=0.00393。100℃で31%増加。半導体はキャリア密度・移動度が複雑に温度依存し、正・負の両方の温度係数が発生します。動作温度でのRs評価が必須。

Rsを下げる方法は？

(1)低抵抗材料選定(Ag/Cu)、(2)膜厚増加(ただし透過率・機械特性とのトレードオフ)、(3)不純物・結晶欠陥低減、(4)アニール処理で結晶性向上、(5)シリサイド形成(半導体接触)の5つが主なアプローチ。用途に応じて組み合わせます。

PCB Cu箔35μmと70μmの違いは？

35μm箔でRs≒0.5mΩ/□、70μm箔で0.24mΩ/□、105μm箔で0.16mΩ/□。大電流電源・パワーモジュールでは70-105μm、信号線では18-35μmが標準的選択。厚み増でエッチング精度・微細パターン形成に制約が出るためトレードオフです。

Van der Pauw法とはどう違う？

Van der Pauw法は任意形状の薄膜サンプルでRsとキャリア移動度を測定できる手法。4端子法(4PP)は等間隔プローブ配置が必要ですが、Van der Pauwはクローバー・田字形サンプルで対応可能。ホール測定と組合わせて材料キャリア物性の総合評価に使われます。

用語集

Rs(Sheet Resistance)
シート抵抗。薄膜の面抵抗指標。Ω/□単位。
ρ(体積抵抗率)
3次元物質固有の抵抗率。Ω・cmまたはΩ・m単位。
4端子法(4PP)
Four-Point Probe法。シート抵抗測定の標準手法。
Van der Pauw法
任意形状薄膜サンプルのRs・キャリア物性測定法。
ITO
Indium Tin Oxide。液晶・OLED透明電極の代表材料。
ダマシン工法
半導体Cu配線形成プロセス。エッチング困難なCuを平坦化研磨で成形。
ドーズ量
イオン注入時の単位面積あたり不純物イオン数(cm⁻²)。
サリサイド(Salicide)
自己整合的シリサイド形成。ソース/ドレインRs低減技術。
RC遅延
配線抵抗×寄生容量で決まる信号遅延。微細化の課題。
温度係数α
抵抗率の温度依存性を表す係数。Cu:0.00393/℃。

まとめ・実務ポイント

シート抵抗Rsと体積抵抗率ρは、薄膜デバイス・半導体プロセス・PCB設計・透明電極開発の共通言語です。Rs=ρ/tの関係、四端子法(4PP)による標準測定、温度補正、材料別レンジ(金属vs半導体vsITO)を押さえれば、大半の現場計算に対応できます。

半導体プロセスでは拡散層Rs・シリサイドRs・銅配線Rsの制御、PCB設計ではCu箔厚とパターン抵抗の設計、液晶・OLEDではITO Rsと透過率のトレードオフ、フレキシブル電子では曲げ耐性込みのRs保持と、各業界固有の応用があります。本ツールで基本値を確認し、詳細な設計・測定校正は関連ツール・材料メーカー技術資料と組み合わせて活用してください。

参考文献・公的リソース

  • 日本産業標準調査会「JIS K 7194 導電性プラスチック 4探針法シート抵抗率」jisc.go.jp
  • ASTM International「F76・F84 半導体シート抵抗・抵抗率試験法」astm.org
  • SEMI「MF84・MF1529 半導体プロセス測定標準」semi.org
  • 電子情報通信学会「集積回路技術・配線抵抗設計」ieice.org
  • 応用物理学会「薄膜・表面物理・シート抵抗測定法」jsap.or.jp
  • IPC「PCB設計基準 IPC-2152・6012・6013」ipc.org
  • NIST(米国標準技術研究所)「Electrical Resistivity Reference」nist.gov